Энергия RISC-V

Российский Альянс RISC-V представил отечественные решения на форуме Микроэлектроника 2026

Подводим итоги участия Альянса RISC-V во Всероссийском форуме «Микроэлектроника 2026»

Программа Российского Альянса RISC-V на Форуме Микроэлектроника была насыщенной и включала в себя доклады, выступления, круглый стол, подведение итогов завершенного и запуск нового этапа Программы DEVBOARDS.

Подробнее об этих событиях

Уже завтра — 6 октября в 12:00 (МСК) состоится совместный вебинар Альянса RISC-V и сообщества Electronica Connect (https://app.electronica-connect.com/) «Программа DEVBOARDS: 2 года тестирования российских решений на RISC-V — старт 5-го этапа».

Российский Альянс RISC-V представит участникам вебинара программу DEVBOARDS по раннему доступу к архитектуре RISC-V, запущенную в 2024 году.
Программа позволяет бесплатно любому заинтересованному энтузиасту — от студента до профессионального инженера-разработчика — окунуться в мир открытой архитектуры, повысить свою осведомлённость и профессиональные навыки в разработке ПАК и ПО на одной из самых передовых и быстро развивающихся архитектур.

Подробная информация о вебинаре и регистрация по ссылке.

Узнайте подробности о 5-ом этапе программы DEVBOARDS и зарегистрируйтесь по ссылке.

Программа DEVBOARDS: 2 года тестирования российских решений на RISC-V — старт 5-го этапа

6 октября в 12:00 (МСК) приглашаем на совместный вебинар Альянса RISC-V и сообщества Electronica Connect «Программа DEVBOARDS: 2 года тестирования российских решений на RISC-V — старт 5-го этапа».

Российский Альянс RISC-V представит участникам вебинара программу DEVBOARDS по раннему доступу к архитектуре RISC-V, запущенную в 2024 году.
Программа позволяет бесплатно любому заинтересованному энтузиасту — от студента до профессионального инженера-разработчика — окунуться в мир открытой архитектуры, повысить свою осведомлённость и профессиональные навыки в разработке ПАК и ПО на одной из самых передовых и быстро развивающихся архитектур.

Подробная информация о вебинаре и регистрация по ссылке.

Узнайте подробности о 5-ом этапе программы DEVBOARDS и зарегистрируйтесь по ссылке.

Когда быстрый чип ждет данные: где России искать место в гонке ИИ-ускорителей

Когда говорят об аппаратном обеспечении для искусственного интеллекта, разговор обычно быстро сводится к GPU. У кого больше ускорителей, современнее техпроцесс и выше показатели в FLOPS, тот и должен выигрывать технологическую гонку.
На практике мощный вычислительный кристалл может значительную часть времени ждать, пока память и интерфейсы доставят ему данные. За десять лет производительность вычислительных блоков GPU выросла намного быстрее пропускной способности памяти, а стоимость HBM остается высокой и в последние годы росла даже в пересчете на емкость и пропускную способность. Поэтому эффективность современной ИИ-платформы определяется уже не отдельным чипом, а всей системой: памятью, межсоединениями, хост-процессором, компилятором и программной средой.
Может ли Россия участвовать в этой гонке, не пытаясь полностью повторить NVIDIA? Какие направления выглядят реалистичнее универсального GPU и где в подобных системах может использоваться RISC-V?
Под катом разберемся, чем инференс отличается от обучения, зачем ускорителю собственные управляющие процессоры и почему перспективной точкой входа могут стать Edge AI, промышленная автоматизация и робототехника.

Подробнее в блоге Альянса RISC-V на Хабре

RISC-V на Микроэлектронике 2026: Школа молодых ученых

23 сентября, при поддержке Сбера прошла секция «Процессорные архитектуры, высокопроизводительные вычисления и системное ПО»

На секции был представлен ряд докладов по тематике RISC-V:
– Портирование RISC-V микроконтроллеров в операционную систему RIOT, Анастасия Сатина (НИУ ВШЭ (МИЭМ))
– Высокотоковый электронный регулятор на базе RISC-V микроконтроллера МИК32 Амур, Лев Шилов (АО «НПП «Исток» им. Шокина»)
– Добавление поддержки атомарных инструкций в RISC-V GPGPU Vortex, Шамиль Шаехмитов (СПбГУ)
– Реализация и сравнение различных видов BPU для микроконтроллера на архитектуре RISC-V, (дист.) Михаил Матвиенко (МФТИ)
– Автоматическая генерация универсальных декодеров RISC-V ISA на основе Unified Database, Степан Челомов (МФТИ)
– Инструмент Amphimixis для оценки готовности проектов к миграции на RISC-V с использованием LLM-агентов, Егор Бзычкин (СПбГУ)
– Построение проверяемой bootstrap-цепочки для архитектуры RISC-V, Виктор Тумилевич (НГУ)
– Масштабируемый учебно-исследовательский стенд удаленного доступа для исследования защищенного шлюза CAN – FD-Ethernet на базе архитектуры RISC-V и потоковой передачи телеметри, Михаил Везелев (НИУ ВШЭ)
– Технологии RISC-V: возможности для обучения, Александр Гаврилов (Альянс RISC-V)

«Мы видим, что RISC-V занял прочную позицию среди процессорных архитектур, причем, с каждым годом его позиции усиливаются. Важно отметить, что этому способствует деятельность Альянса RISC-V, который активно продвигает эту технологию» – отметил к.т.н. Антон Гаращенко (Сбер), модератор секции «Процессорные архитектуры, высокопроизводительные вычисления и системное ПО».

Программа раннего доступа к архитектуре RISC-V на микроконтроллерных отладочных платах DEVBOARDS

27 сентября 2026 года стартовал пятый этап первой в России Программы раннего доступа к архитектуре RISC-V DEVBOARDS на микроконтроллере К1921ВГ3Т КФДЛ.441461.049 компании НИИЭТ

Приглашаем вас принять участие в уникальной программе раннего доступа к российской микроконтроллерной платформе на флагманском высокопроизводительном микроконтроллере с поддержкой ETHERNET на кристалле К1921ВГ3Т от одного из ведущих Российских производителей — компании НИИЭТ.

Узнайте подробности и зарегистрируйтесь по ссылке.

Задайте интересующие вопросы на вебинаре, который состоится 06 октября в 12.00. Подробная информация и регистрация по ссылке.

Не упустите шанс быть среди первых!

Примите участие в секции «Аппаратные и программные технологии экосистемы RISC-V»!

В рамках всероссийской конференции «Неделя науки ИЭиТ» при поддержке Альянса RISC-V проводится секция «Аппаратные и программные технологии экосистемы RISC-V»

Приглашаем принять участие в секции «Аппаратные и программные технологии экосистемы RISC-V» в рамках всероссийской конференции «Неделя науки ИЭиТ», проводимой с 16 по 21 ноября 2026 года в Санкт-Петербургском политехническом университете (СПбПУ). Сборник трудов конференции индексируется в РИНЦ.

Участие в конференции могут принять студенты, аспиранты, молодые ученые, преподаватели и научные сотрудники.

Возможно дистанционное участие.

Информация о конференции и правилах оформления работ

Аппаратная безопасность платформ на базе RISC-V

Вычислительные узлы используются в средствах связи, платёжных терминалах, транспорте, сетевом оборудовании, промышленной автоматике, бытовых и носимых устройствах. Эти устройства исполняют код, работают с криптографическими ключами, принимают обновления, подключаются к сетям и нередко эксплуатируются вне контролируемой среды.
Многие такие изделия хранят или обрабатывают активы, требующие защиты: криптографические ключи, учётные данные, встроенное программное обеспечение, пользовательские данные. Защищённость этих активов определяется в том числе свойствами аппаратной основы. Ошибки разграничения доступа, некорректная конфигурация отладочных интерфейсов, уязвимая цепочка загрузки или недостаточно проверенный сторонний IP-блок могут нарушать предпосылки, на которых основана работа программных средств защиты.
Аппаратная безопасность охватывает вопросы проектирования микроконтроллеров, систем на кристалле, IP-ядер, загрузочных цепочек и других компонентов вычислительных платформ. В рамках одной статьи подробно раскрыть все эти направления невозможно, поэтому ниже приведён вводный обзор основных классов угроз, подходов к верификации, аппаратных механизмов защиты и возможных направлений исследований на базе RISC-V.

Подробнее в блоге Альянса RISC-V на Хабре

🔥 RISC‑V КОНКУРС: ОБСУЖДАЕМ РАБОТЫ УЧАСТНИКОВ НА ФОРУМЕ

Конкурс набирает обороты. Часть заявленных работ уже загружена на форум. Это значит: участники не просто заявились, а довели проект до публикации. Уважение за скорость и решительность!
Кстати, организаторы совсем не возражают, если вы будете дорабатывать свой прибор до последних дедлайнов. Заявитесь сейчас!

Кто уже на форуме:
🔹 «Высокотоковый ESC на MIK32»
Команда из подмосковного Фрязино делает отечественный регулятор скорости для бесщёточных двигателей БПЛА и роботов. Микроконтроллер MIK32 управляет силовым преобразователем, обрабатывает обратную связь и реализует алгоритмы защиты. Проект с реальным оборонным и гражданским потенциалом.
🔹 «MurBoy»
Инженер-электрик и радиолюбитель из Москвы переносит игры Arduboy на MIK32 «Амур» через ELBEAR Arduino BSP. Открытый код, схема, корпус для 3D-печати. Проект для тех, кто хочет, чтобы у отечественного микроконтроллера была своя DIY-игровая сцена.
🔹 «Учебная лаборатория»
Энтузиаст-разработчик образовательных курсов делает электронику для детей не сложной теорией, а понятным интерактивным экспериментом. «Ребёнок сначала видит результат своих действий, а потом изучает, как он создаётся программой». Проект снижает порог входа в профессию.
🔹 «EPICH-MB-ELBEAR-S-01»
Инженер превращает отладочный модуль ELBEAR ACE-NANO в промышленный контроллер ввода-вывода: питание 12–24 В, опторазвязанные DI/DO, PT1000, RS-485, Modbus. Вторая задача — учебная: на плате видно, как устроен RS-485 и как поднять Modbus RTU.
🔹 «Ритм на Амуре»
Независимый разработчик синтезирует звук ударных на двух осцилляторах: гармонический тон и шум на модуле CRC. Пишет на FreePascal, оптимизируя каждую команду в основном цикле. Проект-настроение: MIK32 — это не только промышленность, но и творчество.

Присмотритесь, возможно, на форуме уже есть работа, которая получит приз ваших симпатий? Найдите и поддержите ее!

Что дальше? 
Часть заявленных работ ещё ждёт загрузки. Если вы в их числе — не откладывайте. 
До 15 сентября действуют максимальные бонусные баллы: 20 за регистрацию и загрузку работы. 
До 25 сентября — 15 баллов. Дальше — меньше.

Бонусные баллы могут стать решающими при определении победителя!

Как участвовать:
1️⃣ Зарегистрируйтесь (до 25 сентября действуют бонусы за регистрацию).
2️⃣ Опишите проект, загрузите фото и видео (ранняя загрузка даёт бонус до 25 октября).
3️⃣ Схема и код — по желанию (тоже дают дополнительные баллы).

📌 Полезные ссылки:
🔹 Подать заявку
🔹 Загрузить работу
🔹 Подробнее о конкурсе

Коллеги, добрый день!
Представляю вам выпуск дайджеста новостей из зарубежных источников по тематике RISC-V за август 2026 года.

Дайджест новостей по тематике RISC-V за август 2026

Выпущена версия NetBSD 11.0 с поддержкой RISC-V и улучшенной совместимостью с системными вызовами Linux

Архитектура RISC-V шаг за шагом укореняется в Китае

Выпущен QEMU 11.1.0: поддержка big-endian RISC-V, расширения Zvfbfa и Zbr, KVM для Zicbop и BFloat16, плата K230

Spectre на кремнии RISC-V: коммерческие внеочередные RISC-V процессоры оказались уязвимы; работа представлена на USENIX Security ’26

V Форум китайской RISC-V индустрии «Дишуйху» в Линьгане: представлены 10 новых RISC-V чипов

StarFive выходит на рынок серверных BMC-контроллеров с RISC-V чипами JH-B100

Переломный момент для RISC-V: три возможности за пределами альтернативной версии событий

PyTorch официально доступен на riscv64 — впервые опубликованы готовые бинарные пакеты

StarFive представила серверное RISC-V IP-ядро Dubhe-100, совместимое с профилем RVA23

MIPS возглавляет разработку открытых стандартов для физических AI-платформ как премьер-член RISC-V International

RISC-V теперь официально поддерживается CPython

SiFive прокладывает путь к ускоренному внедрению RISC-V в ЦОД с сервером BigSky

RISC-V чип Alibaba запустил ИИ-модель на 27 млрд параметров без GPU

GigaDevice присоединилась к проекту Zephyr, став серебряным членом Linux Foundation, и ускорила развитие глобальной экосистемы открытого исходного кода для встраиваемых систем

Все новости мониторинга за август

Все новости мониторинга

RISC‑V КОНКУРС: РАННЯЯ РЕГИСТРАЦИЯ И ПОДАЧА РАБОТЫ ПРИБЛИЖАЮТ ПОБЕДУ

На конкурс уже пришли проекты из Москвы, Новосибирска, Перми, Курска, Фрязино и других городов.
Среди работ — промышленные контроллеры, система управления доступом, синтезатор звука и даже регулятор скорости для БПЛА.

О первых проектах, поданных на конкурс мы расскажем подробнее в следующих сообщениях!

Что показывает первая статистика:
✔️ Более 80% участников — инженеры-одиночки, но есть и командные проекты (до 3 человек).
✔️ Почти половина проектов ориентирована на промышленную автоматизацию и импортозамещение — это главный тренд конкурса.
✔️ Каждый третий участник — сотрудник профильного предприятия или вуза, который видит в проекте коммерческий потенциал.

Важно: у вас ещё есть шанс не только участвовать, но и получить бонусные баллы.

📅 Дедлайны и бонусы:
До 15 сентября — за регистрацию — 10 баллов, за загрузку работы — 10 балов, итого, 20 баллов (максимум).
До 25 сентября — за регистрацию — 5 баллов, за загрузку работы — 10 балов, итого, 15 баллов.
До 10 октября — загрузка работы даёт 7 баллов.
До 25 октября — загрузка работы 5 баллов.
После 25 октября — подача работы — 0 баллов.
После 25 ноября — приём заявок закрывается.

Бонусные баллы могут стать важными при определении победителя. Не откладывайте!

Как участвовать:
1️⃣ Зарегистрируйтесь (до 25 сентября действуют бонусы за регистрацию).
2️⃣ Опишите проект, загрузите фото и видео (ранняя загрузка даёт бонус до 25 октября).
3️⃣ Схема и код — опишите по желанию (тоже дают дополнительные баллы).

📌 Полезные ссылки:
🔹 Подать заявку
🔹 Загрузить работу
🔹 Подробнее о конкурсе

RISC-V-конкурс: проекты на российском микроконтроллере, эксперты и призы

Идет прием заявок на всероссийский инженерный конкурс проектов на базе микроконтроллеров MIK32 «Амур» с архитектурой RISC-V. 

Организаторы — Альянс RISC-V, компании АО «Микрон», ООО «Элрон», ВУЗы ЛЭТИ, СибГУТИ — предлагают студентам, инженерам и энтузиастам побороться за ценные призы и признание профессионального сообщества.

Что можно выиграть?
Призовой фонд конкурса включает не только материальные награды, но и уникальные карьерные возможности:
🥇 1-е место — скидка на продукцию «Элрон» на 49 999 руб., личное знакомство с главным конструктором MIK32 «Амур», публикация проекта и видео-интервью на ресурсах Альянса RISC-V.
🥈 2-е место — скидка на 34 999 руб., знакомство с главным конструктором, публикация проекта и интервью.
🥉 3-е место — скидка на 14 999 руб., знакомство с главным конструктором, публикация проекта и интервью.
🏆 Приз «Народный выбор» — скидка 99% на программатор ELJTAG и плату ELBEAR УНО/НАНО/ELSOMIK от «Элрон», а также скидка 99% на мобильный источник питания PwrBlock 323 от партнёра проекта - ООО «Третий Пин».

Кто оценивает проекты?
В состав жюри вошли ведущие эксперты отрасли:
Станислав Шепелев (АО «Микрон») — главный конструктор MIK32 «Амур».
Роман Попов (Альянс RISC-V) — руководитель программы RISC-V Devboards.
Михаил Лямаев (YADRO) — специалист по верификации RISC-V-систем.
Дмитрий Шевченко (СПбГЭТУ «ЛЭТИ») — эксперт по медицинскому приборостроению.
Юрий Майданов (СибГУТИ) — руководитель студенческих DIY-проектов.
Огънеяръ Яковлев (техноблогер «ХуторянинЪ») — инженер-программист и популяризатор российской электроники.
Иван Лебедев (ООО «Элрон») — руководитель компании с 18-летним опытом.

Организаторы и партнёры
Конкурс поддерживают ключевые игроки российской микроэлектроники: АО «Микрон» (разработчик MIK32 «Амур»), Альянс RISC-V (формирует стандарты открытой архитектуры), «Элрон» (производитель вычислительных платформ), а также ведущие технические вузы — СибГУТИ, СПбГЭТУ «ЛЭТИ» и инженерная команда «Третий пин» .

Первые участники уже зарегистрированы! 
В ближайшее время мы расскажем подробнее об участниках и их работах.

Напоминаем: до 15 сентября действует условие получения 20 дополнительных баллов за раннюю подачу заявки и загрузку работы.
Успейте воспользоваться преимуществом — заявляйте, загружайтесь и побеждайте!

Оргкомитет RISC-V конкурса желает вам удачи!

Подать Заявку
Загрузить работу
Подробнее о конкурсе

Запускаем RISC-V конкурс!

Сегодня, 25 августа, стартует RISC-V конкурс, проводимый при поддержке Альянса RISC-V!

Приглашаем разработчиков, инженеров и студентов представить свои проекты на базе российского микроконтроллера MIK32 «Амур» (архитектура RISC-V).

Кто может участвовать:
- Частные разработчики и энтузиасты (любой возраст).
- Студенты, аспиранты, молодые инженеры (индивидуально или команды).
- Инженерные лаборатории и кружки (ВУЗы, СУЗы, частные).

Требования к проектам:
- Реализован на базе микроконтроллеров MIK32 «Амур» с архитектурой RISC-V (платы ELBEAR UNO/NANO или модули ELSOMIK) как ключевого вычислительного элемента.
- Может быть как готовым продуктом, так и действующим прототипом.
- Описание работы проекта, материалы проекта, схема подключения и код по желанию.
- Обязательно наличие видеопрезентации (до 5 минут) с демонстрацией работы.

Важные даты:
Подача заявок и регистрация проектов открыты до 25 ноября 2026 года.
Итоги конкурса будут подведены до 9 декабря.
Победители получат призы от организаторов и партнёров.

Как участвовать:
Заполните регистрационную форму по ссылке
Загрузите документацию по своему проекту по ссылке


Задайте вопросы и Вам помогут сориентироваться marketing@elron.tech

Давайте вместе покажем, на что способна российская микроэлектроника!

Завершилась Летняя проектная школа программирования СПбГУ

Летняя проектная школа программирования Санкт-Петербургского государственного университета прошла при поддержке Альянса RISC-V

Мероприятие было предназначено для углубленной практической подготовки профильных студентов, развития их профессиональных, исследовательских и инженерных компетенций, а также создания условий для подготовки топ-специалистов в области современных цифровых и вычислительных технологий.
Школа прошла при поддержке Альянса RISC-V с привлечением профессорско-преподавательского состава и индустриальных партнёров программ топ-уровня и экспертов компаний – членов Альянса RISC-V. В рамках летней школы прошел трек по технологиям RISC-V.

В рамках проектного трека студенты работали над 15 проектными темами, сформированными в рамках 7 проектов: в ходе выполнения часть проектов была разделена на несколько самостоятельных задач. По итогам программы все 7 проектов были представлены на финальной презентации, в том числе 4 — по тематике RISC-V. В ходе работы участники выявили и исследовали ошибки в OpenSSL, Box2D и jq, подготовили исправления и багрепорты для GCC и других open-source проектов, а также разработали оптимизации для библиотек zstd, LZ4, Boost UUID и Boost Regex. Полученные результаты позволили добиться прироста производительности до 23% в прикладных сценариях и двукратного ускорения отдельных алгоритмов. Значительная часть разработок оформлена в виде pull request’ов и передана в открытые проекты, что позволяет использовать полученные результаты широкому сообществу разработчиков.


«Проекты, представленные в рамках Летней школы, ориентированы на решение реальных задач экосистемы RISC-V и открытого программного обеспечения, что показывает востребованность и перспективность открытой архитектуры» – отметил Яков Кириленко, Руководитель лаборатории YADRO СПбГУ, Директор Центра СП СПбГУ (ТОП-ИТ).

Интервью по итогам Летней школы программирования СПБГУ

Коллеги, добрый день!
Представляю вам выпуск дайджеста новостей из зарубежных источников по тематике RISC-V за июль 2026 года.

Дайджест новостей по тематике RISC-V за июль 2026

RISC-V ускоряет «физические» ИИ- чипы

Мир работает вместе «как одна экосистема» над исследованием чипов RISC-V

Инициатива по гармонизации прошивок (т.е. создания полноценного аналога BIOS) для систем на базе RISC-V

Разработчик нейроморфных SoC Innatera и разработчик RISC-V IP Akeana объявили о партнёрстве

Рынок RISC-V, по прогнозам, увеличится в четыре раза к 2032 году

Lenovo представила первый в мире серийный 2U ИИ-сервер c 48-ядерным RISC-V процессором

Комплексная методология обеспечения безопасности на основе классификации общих уязвимостей (CWE) для сторонних RISC-V IP-ядер

Новый прорыв китайских чипов: путь ИИ-инноваций на основе открытой архитектуры RISC-V

Выпущен GNU Binutils 2.47 с поддержкой новых расширений RISC-V

RISC-V International: «От конфликта к совместимости: миграция расширений RISC-V между спецификацией, аппаратным и программным обеспечением»

На фоне стремления Европы к технологическому суверенитету испанская компания Openchip представила процессор BER10 и подписала меморандум с Linux-разработчиком

Xen Project выпустил новую версию открытого гипервизора Xen 4.22 с улучшенной виртуализацией RISC-V

Студенты из Бангладеш разработали 32-битный RISC-V процессор с помощью открытых инструментов проектирования

США присматриваются к санкционному ограничению RISC-V для Китая

Весь выпуск с новостями за июль 2026

Все новости мониторинга

Компания YADRO поделилась материалами с недавнего мастер-класса Никиты Косырева. За несколько часов участники прошли полный путь разработки Linux-драйвера для RISC-V: разобрали устройство Linux Kernel, Device Tree и I2C, написали драйвер, запустили его на реальной RISC-V-платформе и посмотрели, как он взаимодействует с оборудованием. А в завершение проверили на практике, к чему могут привести типичные ошибки при разработке драйверов ядра.

Запись мастер-класса можно посмотреть на любой удобной платформе: YouTube, RuTube или VK Видео.

Уважаемые коллеги, добрый день!

Продолжаем публикацию серии видеоинтервью «Лица сообщества».
В этот раз интервью с Виктором Чекасиным, победителем 1 этапа, призером 2 и 3 этапов и активным участником текущего этапа Программы DEVBOARDS.
Виктор делится своим опытом тестирования российских микроконтроллеров и заряжает оптимизмом новых участников!

Смотреть интервью

Политика по управлению результатами интеллектуальной деятельности: Антон Плесков — о ее необходимости и роли в развитии технологии RISC-V


В продолжение серии интервью с представителями комитетов Альянса RISC-V публикуем анонс беседы программы «Архитектурное решение» с Антоном Плесковым, председателем Правового комитета, который рассказал о Политике по управлению правами на результаты интеллектуальной деятельности (РИД) и ее роли в развитии технологии RISC-V.


В ходе беседы были затронуты следующие темы:

• Политика по управлению правами на РИД: цели и задачи

• Соглашение о вкладах: гарантии и споры

• РИДы: работа по правилам

• На третьей стороне: как оформляется договор с внешними участниками


Чтобы узнать больше о Политики по управлению РИД Российского Альянса RISC-V – смотрите полную версию интервью.

НИИЭТ начал серийные поставки микроконтроллеров RISC-V российским производителям электроники

К1921ВГ015 — флагманский 32-разрядный ультранизкопотребляющий микроконтроллер НИИЭТ для энергоэффективных встраиваемых устройств. Он может применяться в измерительных приборах, счетчиках газа и электроэнергии, системах промышленной автоматизации, медицинской технике и других прикладных решениях.

Серийное производство отечественных микроконтроллеров формирует практическую основу для развития RISC-V в России. Для широкого применения архитектуры необходимы доступная элементная база, средства разработки и отладки, программное обеспечение, инженерные компетенции и отраслевые сценарии внедрения.

Эти направления развивает Российский Альянс RISC-V, объединяющий разработчиков вычислительной техники и ПО, производителей микроэлектроники, университеты и научные организации. Учредители Альянса — YADRO, Baikal Electronics, Syntacore, Группа Астра, «Новатор» и НИУ МИЭТ.

Микроконтроллеры RISC-V развивают несколько участников Альянса. Наряду с НИИЭТ, «Байкал Электроникс» выпускает серийный 32-разрядный микроконтроллер Baikal-U (BE-U1000) для промышленной автоматизации, робототехники, приборов учета, устройств ввода-вывода и интернета вещей.

Участники Альянса совместно работают над технологическими, индустриальными, образовательными и правовыми вопросами развития открытой процессорной архитектуры в России.

Полная версия новости